寄存器实验

实验目的

（1） 掌握 D 触发器、寄存器的逻辑功能，并学会寄存器与寄存器组的设计与实现。

（2） 学习和掌握通用移位寄存器的设计与实现及其应用。

实验内容

1） 设计一个带有（同步或异步）复位的 D 触发器 ddf1。

2） 给步骤 1）中的 D 触发器 dff1 增加一个 load 信号就成为了一个以为寄存器 reg_1。

3） 把 N 个 1 位寄存器组合起来就构成了一个 N 位寄存器。

4） 实现一个 8 位的通用移位寄存器，可以加载并行数据，通过两位控制信号 ctrl 可以选择控制将其内容向左移位、向右移位或保持原有状态。

5） 利用步骤 4）中的移位寄存器实现并转串（先加载并行输入，然后移位），和串转并（首先移位，然后进行并行输出）。

实验原理

一个触发器可以存储 1 位信息。由 n 个触发器组成的电路可以用来存储 n 位信息。一个 n 位寄存器是由 n 个触发器共用同一个时钟组成的电路。

如果使用按键作为手动时钟输入，由于实际的拨码开关和按键开关都是机械式的设备，开关动作来回抖动多次后才能稳定下来，这个过程就会使得信号产生抖动。因此，为了一次按键得到一次上升沿（或下降沿），那么需要对按键输入先进行消抖处理。代码实现参考文档“按键消抖模块参考学习”。

实验步骤

1） 在 Vivado 中新建项目，设计一个带有（同步或异步）复位的 D 触发器 ddf1。编写仿真文件观察仿真时序波形图，回答异步清零与同步清零的区别，并下载到板验证。

2） 在 Vivado 中新建项目，给步骤 1）中的 D 触发器 dff1 增加一个 load 信号就成为了一个以为寄存器 reg_1，当 load 为 1 时，那么在

下一个始终上升沿，输入值 d 就被存储到 q 中，通过仿真和下载至开发板进行验证。

3） 在 Vivado 中新建项目，把 N 个 1 位寄存器组合起来就构成了一个 N 位寄存器。只需要将 1 位寄存器的输入端和输出端定义为 N 位的数组。编写代码实现一个可变宽度的 N 位寄存器（默认为 8），编写顶层模块实例化一个 8 位寄存器，通过仿真和下载至开发板进行验证。。

4） 在 Vivado 中新建项目，实现一个 8 位的通用移位寄存器，可以加载并行数据，通过两位控制信号 ctrl 可以选择控制将其内容向左移位、向右移位或保持原有状态。编写仿真文件验证其正确性。

5） 利用步骤 4）中的移位寄存器设计实现并转串（先加载并行输入，然后移位），和串转并（首先移位，然后进行并行输出），并下载至开发板进行验证。